Abstract ：

随着半导体制造技术的不断发展，半导体集成电路中场效应晶体管导电沟道宽度不断减小，其尺寸性能已经逼近硅基材料的物理极限。因此，对新的高性能电子器件的迫切需求激发了人们对新材料、新性能的探索和研究。具有钙钛矿结构的金属氧化物展现出铁电性、铁磁性、多铁性以及高温超导等丰富的物理性质。尤其是钴/锰基钙钛矿结构氧化物，具有极高的传导电流极化率和磁电阻效应（CMR），在自旋电子器件领域具有很高的应用潜力；此外，钴/锰基钙钛矿结构氧化物还有较低的氧空位形成能，是良好的电子/氧离子混合导体，在燃料电池、传感器以及电化学领域也得到了广泛关注。 外延薄膜制备已经是半导体制造工艺中不可或缺的一部分，钴/锰基钙钛矿结构氧化物在电子器件中的应用需要对其外延薄膜的物理性质有充分的了解。本论文以若干种钴/锰基钙钛矿结构氧化物的外延薄膜为研究对象，研究了薄膜厚度、应变和氧空位对其磁学性质、电输运性质以及光学性质的调控作用 。 1、厚度和应变对Nd0.5Sr0.5CoO3外延薄膜低温磁性的调控。 在拥有不同晶格常数的单晶基片上生长了不同厚度的高质量Nd0.5Sr0.5CoO3外延薄膜。高分辨X射线衍射研究表明，随着薄膜厚度的增加，基片对薄膜产生的应变会逐渐释放，薄膜生长经历由应变层外延向弛豫层外延的转变。低温磁学性质研究表明，薄膜面内压应变可以导致其居里温度增加，且二者之间存在线性关系，由此可推算出了零应变状态下外延薄膜的居里温度。根据磁性薄膜居里温度的尺寸效应理论，模拟了无应变状态下不同厚度Nd0.5Sr0.5CoO3外延薄膜的居里温度，与在LaSrAlO4基片上生长的不同厚度Nd0.5Sr0.5CoO3外延薄膜的居里温度实验结果能较好地吻合。基于实验和模拟结果，成功分离了厚度和应变对Nd0.5Sr0.5CoO3外延薄膜居里温度的影响。通过测试Nd0.5Sr0.5CoO3外延薄膜的磁滞回线发现，受面内张应变作用的薄膜矫顽场显著增大，最高可达10kOe，远高于Nd0.5Sr0.5CoO3块体材料的矫顽场（600Oe）。 2、复合结构薄膜中应变对性能的影响。 在(La0.3Sr0.7)(Al0.65Ta0.35)O3单晶基片上生长了第二相含量不同的纳米复合结构薄膜(Pr0.5Ba0.5MnO3)1-x:(CeO2)x（x=0，0.1，0.2，0.35，0.5）。对薄膜微结构的研究表明，镶嵌在Pr0.5Ba0.5MnO3薄膜基体中的CeO2纳米柱可对Pr0.5Ba0.5MnO3施加面外方向的压应变。随着第二相含量的增加，在面外和面内压应变的共同作用下，当x=0.2和x=0.35时，Pr0.5Ba0.5MnO3薄膜中出现了很明显的结构转变，随之薄膜的低温磁性和电输运性质也发生了很明显的变化，包括居里温度的反常回升、饱和磁化强度的明显增加以及在远离逾渗阈值时磁电阻效应的增强。研究表明，通过恰当的界面设计，即使在没有逾渗行为的情况下，第二相对膜基体的应变作用同样可以显著增强复合薄膜的磁电阻，同时不会显著抑制其磁学性能。本研究结果为设计材料性能提供了新的思路。 3、环境气氛对LaBaCo2O5.5+外延薄膜电输运性质和光透过率的影响 以LaBaCo2O5.5+外延薄膜为研究对象，研究了高温下不同气氛中薄膜电输运性质和光透过率。研究发现，当温度在375℃以上时，还原性乙醇蒸汽会使LaBaCo2O5.5+外延薄膜的电阻以及在500nm至2500nm波长范围内的光透过率明显增大，并且该两项性能对空气/乙醇蒸汽的气氛变化有快速（小于1min）且良好的可重复性响应。利用负球差高分辨透射电子显微成像技术对薄膜进行原子尺度研究，发现在还原性气氛中LaBaCo2O5.5+外延薄膜的Co-O平面内会产生大量氧空位，并确定其结构化学计量为LaBaCo2O5.5。在实验基础上构建了结构模型，通过第一性原理计算求出其能带结构，解释了氧空位导致的薄膜电阻和光透过率的增大的机理。LaBaCo2O5.5+薄膜的电阻和光透过率所具有的快速气敏响应特性，使其在还原性气体传感器领域有着广阔的应用前景。

Keyword ：

磁性 电输运 钙钛矿氧化物 外延薄膜

Cite：

Copy from the list or Export to your reference management。

Abstract ：

压电驱动器因其微纳米级的运动量程、亚纳米级的分辨率、亚毫秒级的响应速度、无电磁干扰、驱动力大、功耗低、机电转化效率高、结构设计灵活而被广泛的应用于生物、光学、医学、半导体制造业、计算机辅助制造、民用制造、航空航天等多个领域。尤其是压电微位移驱动器在微纳米定位平台、微生物操作领域被广泛应用。压电微位移驱动器由压电驱动单元和柔性位移放大结构组合而成。压电材料常选用PZT，其具有响应速度快、驱动力大、抗疲劳性强的优点，但是PZT的位移应变仅为十几微米（0.1%），不能实现大位移运动量程以满足实际应用的需求，因此常需要结合位移放大结构来实现位移放大。目前使用最广的是结合柔性铰链的桥型和菱形位移放大结构。针对微位移压电驱动器的研究现状和项目课题组的应用需求，本文提出了一种基于径向位移输出的三维微位移压电驱动器。 径向微位移压电驱动器由压电驱动单元和三维位移放大结构组成，位移放大结构由两个端盖和不规则圆柱形套筒组装实现。驱动器的结构尺寸为Ø24*50mm，陶瓷叠堆为Ø10*40mm，外壳选用不锈钢材料，压电叠堆为PZT陶瓷，结构紧凑，设计简单。该驱动器在三角放大原理基础上实现位移放大和径向位移输出，本文从二维平面放大结构入手，分析1/4结构的放大倍数与结构参数AB梁的长度la，梁的弯曲角度α，柔性铰链的转动刚度Kα和平动刚度Kl的关系，从理论方面验证压电驱动器的特性。 在理论分析的基础上，采用ANSYS仿真软件对压电驱动器建立三维有限元模型，进行模态分析、谐响应分析和静态分析，得到压电驱动器的谐振频率为5577Hz，轴向位移为12.2，径向位移输出48.1μm，位移放大倍数为3.94，最大应力为80.7Mpa；调整结构参数，优化结构性能，得到驱动器的谐振频率为5727Hz，轴向位移为9.3μm，径向输出46μm，放大倍数为4.95，铰链处的应力为303Mpa。选用三元单晶PIN-PMN-PT优化驱动器性能，在压电陶瓷驱动器满足设计指标情况下本文选用PZT压电陶瓷。基于压电驱动器的实际应用，即在一定空气压力下，压电驱动器应用于管道内实现堵塞作用，因此本文研究了压电驱动器的密封特性和在管道内的驱动力，仿真结果显示压电驱动器需要填充杨氏模量较小的聚合物以保持大的放大倍数；最大接触容差为17.3μm，最大接触压力为20.4 Mpa。 确定结构参数和材料参数后，设计压电驱动器的加工图纸，制作零件，组装驱动器，完成实验测试。选取3~4个轴向测试点，得到驱动器轴向位移，测试驱动器水平方向的平衡度；选取4个径向测试点，得到驱动器径向位移输出，测试驱动器的位移放大倍数。经过多次调整，得到压电驱动器的轴向位移最大为15.3μm，径向位移输出最大为52.9μm，放大倍数为3.77。 实验和仿真结果都验证了本文提出的径向压电驱动器可以实现大位移量程和径向位移输出的优越性能，但是该结构仍然存在一些问题有待解决，例如压电驱动器存在迟滞现象，人为因素造成的水平方向平衡度较差和径向驱动力小等。在后续的研究中，将不断优化结构，提高压电驱动器的性能。

Keyword ：

ANSYS PZT叠堆 径向位移输出 三维弯曲放大结构 压电驱动器

Cite：

Copy from the list or Export to your reference management。

Abstract ：

石墨烯是由单层碳原子构成的二维蜂窝状晶体材料，它是构成富勒烯、碳纳米管及石墨等碳材料的基本结构单元。石墨烯具有优异的电学、力学、光学及热学性能，是制备新一代集成电路重要备选材料。化学气相沉积法（CVD）对传统半导体制造工艺的兼容性良好，具有低成本、可规模化生产等优点，已成为高品质石墨烯材料制备的主要方法。研究表明，采用CVD制备的石墨烯呈多晶结构，晶界的存在势必对石墨烯的本征力学性能及结构稳定性造成影响。本文采用分子动力学方法，系统研究了纳米晶石墨烯的力学性能及形变机制，主要研究内容和研究结果包括： （1）单轴拉伸模拟结果表明，纳米晶石墨烯的基本力学参量表现出显著的晶粒尺寸依赖性。纳米晶石墨烯的断裂强度取决于晶界处碳碳键旋转势垒，与传统金属材料基于“位错塞积”的塑性变形理论存在本质区别。纳米晶石墨烯中晶界原子比例高，晶界不可忽略，弹性模量随晶粒尺寸的增大而增大，即弹性模量随晶界线密度增大而减小，基于此提出了两相复合模型。纳米晶石墨烯的弹性模量、断裂极限应力及应变均随着温度的升高而减小，高温、低速载荷下，屈服应力对应变速率敏感。 （2）低温单轴拉伸过程中，纳米晶石墨烯表现出新的变形机制——弹性剪切相变，具有局域性、方向性及时序性等特点，和单晶石墨烯剪切相变的基本特征相似。相变对温度的变化十分敏感，当高于临界温度（75 K）时，无法观察到剪切相变过程。临界剪切应变、临界应力和弹性模量等几乎不受加载方向的干扰。裂纹从晶界或边界处萌生，穿晶扩展导致晶粒细化。石墨烯双轴剪切产生剪切皱，其演化过程包括孕育期、生长期和稳定疲劳期等三个阶段，涵盖了褶皱形成到消亡的全过程。剪切皱形貌受石墨烯条带的几何尺寸约束：沿长边方向施加载荷，剪切皱走向与剪切方向成45°角；沿短边方向施加载荷，剪切皱偏转角随条带长宽比减小而减小。 （3）周期性载荷是影响服役寿命的常见因素之一。石墨烯碳碳键独特的旋转重构模式决定了应变卸载后纳米晶石墨烯难以完全恢复。通过研究纳米晶石墨烯在应变加/卸载过程中的能量耗散，考察其服役过程中的结构稳定性。发现纳米晶石墨烯的变形恢复能力与最大拉伸应变、温度的变化呈负相关：即应变越大、温度越高，形变恢复能力越小，与应变速率无明显关系。纳米晶石墨烯条带的周期性压缩/拉伸结果表明，当条带宽度小于5 nm时，压缩致边界疲劳的可能性高，且与晶界倾角大小相关。以扶手椅型方向错配形成的晶界为例，晶界倾角越大，边界越容易发生塑性重构，服役寿命越短。 （4）面外载荷在石墨烯中产生梯度应变场。单晶石墨烯的纳米压痕模拟结果表明，应变场分布沿径向逐渐衰减，在石墨烯与压头的接触面应变/应力集中产生，裂纹萌生于该接触面。纳米晶石墨烯压入极限强度受压头几何尺寸、平均晶粒尺寸、预应变、孔洞等因素的影响。面外周期性载荷产生机械波，在石墨烯中以阻尼的形式向外传播。其在单晶石墨烯中的传播表现出各向异性，而在纳米晶石墨烯中表现出各向同性，振动波在纳米晶石墨烯中的传播速度比单晶石墨烯中的快。纳米晶石墨烯中的缺陷对振动波有明显的散射作用，往往使规整、连续的振动波碎片化。

Keyword ：

变形行为 分子动力学 力学特性 纳米晶石墨烯 载荷

Cite：

Copy from the list or Export to your reference management。

Abstract ：

本发明公开了一种基于双沟道HEMT的太赫兹波探测器，包含双沟道HEMT单元和能够耦合太赫兹波的天线。本发明所提出的双沟道HEMT太赫兹探测器采用半导体制造工艺，将太赫兹波天线与HEMT集成一体，结构紧凑，有利于探测器的阵列化和规模化生产，能够有效提高器件的导通电流，增大探测器的响应度和灵敏度，提升探测器的稳定性，进而实现对太赫兹波快速、准确的探测。

Cite：

Copy from the list or Export to your reference management。

Abstract ：

基础工业的高速发展造就了半导体制造技术精进。高速高精度模数转换器（ADC）的发展带来的转换码位宽和速率不断提升的红利却在器件互连中的PCB布线、队列同步、码间干扰、封装成本和功耗等方面为传统并行接口的继续发展带来极大的问题，数据处理器间庞大的实时数据交换需求促成了学术界对高速接口研究的关注，基于串行/解串（SerDes）技术的高速串行接口以其高速率、易集成、低成本等优势逐步成为高速接口的设计主流。应用于高性能ADC后端的高速串行接口呼之欲出。JESD204B是最新基于SerDes用于高速数据采集的串行接口标准协议。因此，研究基于JESD204B标准应用于高性能ADC后端高速串行接口电路具有重要的学术意义和应用价值。 本文对应用于40MSPS~250MSPS 14位ADC芯片后端双通道5Gbps JESD204B串行接口电路进行了深入的研究与设计。在对高速信号传输技术和JESD204B协议的学习和理解的基础上，采用8b/10b SerDes架构完成包括高速低抖动锁相环、高速并行数据串行化电路以及电流模逻辑（CML）驱动器电路在内的串行接口模拟部分电路的设计。为接口电路在800Mbps~5Gbps全速率范围内提供时钟的锁相环电路采用三阶自偏置结构实现，利用带有对称性负载的差分延时单元、复制-反馈电流源自偏置结构和环路滤波中的比例电阻的设计，实现了锁相环在400MHz~2.5GHz全工作频率范围内环路带宽与参考频率的比值恒定，保证单一锁相环宽频率范围内的高质量时钟输出；高速并行数据串行化电路以类树形结构，利用互补时钟对输入并行数据奇数位和偶数分别串化再利用高速交织复用电路实现串行化，完成了使用半速率时钟双沿采样串行化，有效降低时钟相关电路设计难度；高速串行数据采用符合JESD204B标准的CML接口驱动至片外。特别设计的幅度可调预加重电路可有效防止码间干扰的发生，并且补偿传输通道非理想效应造成的高频衰减。 本文利用TSMC 0.18μm 标准CMOS工艺，使用1.8V电源电压完成了全部5Gbps JESD204B串行接口电路的电路和版图设计以及仿真验证工作。时钟产生部分的锁相环电路可以依据参考时钟在400MHz~2.5GHz频率范围实现时钟输出，输出2.5GHz时钟信号总峰峰抖动不大于10ps，功耗为53.4mW。全系统在800Mbps~5Gbps全速率范围内仿真功能正确技术指标符合JESD204B标准要求，在5Gbps速率下接收端数据眼图张开良好，总峰峰抖动22ps，电路总功耗最大值274mV。

Keyword ：

CML JESD204B SerDes 串行接口 锁相环

Cite：

Copy from the list or Export to your reference management。

Abstract ：

近年来，平板显示器件逐渐朝大尺寸、高分辨率和低功耗方向发展，薄膜晶体管（Thin Film Transistor，简称TFT）作为其重要的开关元件，持续受到研究人员的关注。与液晶显示器（Liquid Crystal Display，简称LCD）普遍采用的非晶硅TFT相比，非晶态氧化铟镓锌薄膜晶体管（a-IGZO TFT）具有高迁移率、高透光率、高均匀性及低温制备等优势，使其不仅适用于新型的透明显示和柔性显示器件，而且适用于低压、大电流驱动的有机发光二极管显示（Organic Light-Emitting Diode，简称OLED）。在a-IGZO TFT中，栅绝缘层的绝缘耐压能力、电学性能以及与有源层的界面性能会对器件的阈值电压、亚阈值摆幅及稳定性产生很大的影响。本文采用磁控溅射法制备电学性能优异的HfO2高k薄膜，利用半导体制造工艺制作基于HfO2叠层绝缘层的底栅结构a-IGZO TFT器件，结合薄膜与器件的表征测试研究薄膜沉积条件、材料微观结构与成分、后退火处理工艺等对器件电学性能及稳定性的影响，并对栅绝缘层材料和结构进行研究，以期改善a-IGZO TFT的电学性能。论文的主要研究内容和结果如下： 研究了快速热退火工艺（RTA）对室温下磁控溅射沉积的HfO2薄膜结构和成分的影响，薄膜的结晶性和致密性随退火温度的升高而增大，在此基础上制备了p-Si/HfO2/Ti/Au MOS器件，分析了退火温度对HfO2薄膜介电常数、等效氧化层厚度及绝缘层有效电荷密度的影响，揭示了器件C-V特性随退火温度的变化情况。 提出并制备了一种基于HfO2高k绝缘层的a-IGZO TFT，首先采用射频磁控溅射法制备了a-IGZO薄膜，研究了氧气流量和退火温度对薄膜微观结构与成分、电学及光学性能的影响。结果表明，氧气流量升高会增大a-IGZO薄膜的电阻率， 减小薄膜的迁移率；退火处理可以消除a-IGZO薄膜中的空隙，有效降低薄膜的缺陷态密度，提高薄膜的均匀性，改善薄膜质量。随后，对TFT电学性能进行了研究，分析了a-IGZO薄膜沉积工艺及结构参数对器件电学性能的影响。结果表明，当a-IGZO薄膜厚度为60 nm，氧含量为46.1%时器件电学性能较为优异。在此条件下，室温沉积的a-IGZO TFT电学参数为：阈值电压2.4 V，饱和迁移率19.8 cm2V-1s-1，开关电流比108，亚阈值摆幅0.27 V/dec。 研究了绝缘层退火处理对a-IGZO TFT器件稳定性的影响。结果表明，绝缘层未退火的器件栅极泄漏电流较大，栅压连续扫描使转移特性曲线发生偏移，这是由于沟道层中存在的浅陷阱态缺陷导致的。绝缘层退火后，器件的界面态密度降低了30%，阈值电压偏移从5.1 V降低到0.3 V，器件的电学性能和稳定性均有所增强。经过30分钟正栅偏压作用后，器件的亚阈值摆幅增大，栅控能力减弱，这种不稳定性是由界面陷阱机制以及载流子在绝缘层内部的隧穿所引起的。 研究了叠层绝缘层材料及结构对a-IGZO TFT电学性能的影响，对含有HfO2的2层和3层叠层绝缘层与传统硅基绝缘层a-IGZO TFT电学性能测试结果表明，叠层结构的器件具有更低的开启电压、载流子迁移率和开关电流比。对叠层薄膜厚度进行优化，提升叠层绝缘层的耦合能力。此外，采用多靶材共溅射的方式制备了ZrO2/HfO2混合薄膜，并应用于叠层绝缘层的高k材料。对于2层绝缘层，研究发现Zr溅射功率为50 W的器件阈值电压从2.3 V降低至0.5 V，饱和电流为0.57 mA，增大了3.5倍。亚阈值摆幅为0.15 V/dec，开关电流比108，饱和迁移率11.8 cm2V-1s-1。叠层绝缘层掺Zr后制备的a-IGZO TFT具备较低的阈值电压和较大的饱和电流，有望用于未来低电压驱动、高速响应及高工作电流的OLED显示器件中。

Keyword ：

a-IGZO 薄膜晶体管 叠层绝缘层 稳定性

Cite：

Copy from the list or Export to your reference management。

Abstract ：

带有纳米裂缝的薄膜在分子电子学、真空微电子学、生物传感器以及电化学领域有多种用途，但由于纳米裂缝制作的复杂性和不可靠性，大部分应用都处于初级研究阶段。曾经最接近生产的纳米裂缝薄膜应用是佳能公司将其作为表面传导电子发射源（Surface Conduction Electron-emitter, SCE）的导电薄膜，用于表面传导电子发射显示器件(Surface-conduction Electron-emitter Display, SED)。SED由于具有优异的显示效果和出众的器件性能，曾被认为最有希望取代液晶显示器件（Liquid Crystal Display，LCD）成为下一代主流显示器的产品。SED的核心组件是其中的表面传导电子发射源阵列，其制作难点在于如何在各像素单元的导电薄膜上获得形貌一致性好、性能稳定的纳米裂缝。本文的主要研究内容是利用半导体器件平面工艺制备SCE阵列，通过特殊的薄膜结构结合电形成工艺参数的控制进行纳米裂缝位置和形貌的可控制作，以获得性能良好的SCE，并探究将表面传导电子发射技术应用于一种新型平面结构的绝缘栅型真空场发射三极管的可行性。 论文首先介绍了表面传导电子发射显示器的基本结构和工作原理，以及采用磁控溅射和光学光刻技术制备表面传导电子发射显示器的工艺过程。介绍了表面传导电子发射显示器的电形成和测试方法，详细介绍了电形成过程，分析了电形成过程中利用电流热效应形成纳米裂缝的过程和机理，为后续优化电形成参数、控制电形成过程奠定了基础。文中详细介绍了带有表面传导电子发射源的阴极基板的制作过程，为表面传导电子发射源结构的优化以及将其应用在真空场发射三极管上提供了实验基础。 论文提出并制备了一种采用内凹型导电薄膜形状的表面传导电子发射源，文中称为内凹导电薄膜型表面传导电子发射源。在电形成过程中，由于凹陷尖端区域在单位面积上可以积累更多的焦耳热，因而此区域的导电薄膜更容易发生龟裂而产生裂缝，提高了电形成工艺制作的纳米裂缝的质量。实验结果表明，内凹型导电薄膜形状对裂缝的形成位置和形貌有一定的控制作用，大部分像素单元的裂缝都由凹陷尖端处引出，SCE阵列的一致性得到了提升，电子发射性能也得到了显著的提升，在器件电压16 V、阳极电压2 kV条件下，发射效率从常规矩形导电薄膜形状电子发射源的0.4 ‰提高到了1.91 ‰。 论文提出并制备了一种新型表面传导电子发射源结构，文中称为中间突起结构的表面传导电子发射源，用来控制电形成过程中表面传导电子发射源阵列导电薄膜上纳米裂缝的形成位置和形貌。中间突起结构的表面传导电子发射源是在内凹导电薄膜型表面传导电子发射源结构的基础上，在导电薄膜的下方、电极间隙位置增加了一层绝缘突起，利用绝缘突起较高的电阻率和较低的热导率，使覆盖在其上区域的导电薄膜可以积累更多焦耳热，从而在此区域形成纳米裂缝。本文利用ANSYS Workbench模拟计算了电形成过程中SCE导电薄膜上焦耳热的分布，求解得到了中间突起结构的SCE最优的突起高度值，并将其应用在实验中。计算和实验结果均表明了中间突起结构可以有效的控制纳米裂缝形貌和位置，基本实现了纳米裂缝位置和形貌的可控制作。在器件电压16 V、阳极电压2 kV条件下，中间突起结构的表面传导电子发射源的电子发射效率提高到了7.79 ‰。 论文基于表面传导电子发射源成熟的制作技术，提出并制备了一种具有深亚微米尺度真空沟道的平面结构的绝缘栅型真空场发射三极管，文中称为平面底栅型真空场发射三极管。具有微纳尺度结构的真空场发射三极管在理论上可以兼具真空管与固态晶体管的优点。本文提出的平面底栅型真空场发射三极管采用表面传导电子发射源为场致发射阴极，工作时，电子以真空为传输媒介，通过弹道传输穿过真空沟道。本文中通过简单的半导体制造技术和电形成方法制得了这种真空场发射三极管的真空沟道，制得的真空沟道尺度约为~500 nm，大大降低了这种真空管对于真空度的要求，在0.1 Pa的条件下即可正常工作。初步的实验结果表明本文提出的真空场发射三极管能够表现出一定的调制特性和输出特性，具有潜在的应用价值。

Keyword ：

表面传导电子发射源 场致发射 电形成 纳米裂缝 真空场发射三极管

Cite：

Copy from the list or Export to your reference management。

Abstract ：

在照明和其他运用领域不经过混色而直接发出高品质白光的器件很少。LED多年来一直是显示和发光领域研究的热点和重点，但是其光谱区域也无法像白炽灯一样，覆盖整个可见光谱区域。HfOx薄膜发光器件是在p型硅衬底上制备MOS结构，通过施加足够的偏压，使介电层击穿后形成的导电通路并热致发光的器件。它具有直接发出白光、显色指数高、制备工艺与IC兼容、可在大气环境下直接发光、寿命长等优点。 本文采用HfOx材料作为器件的发光层，结合半导体制造技术，设计了HfOx薄膜发光器件的制备工艺流程，并进行了实验验证，获得了HfOx薄膜发光器件各层薄膜的制备参数。 论文还研究了HfOx和ZnO两种薄膜交替堆积的多层薄膜结构对HfOx薄膜器件发光特性的影响。实验制备了未添加、单层、两层和三层ZnO结构的HfOx薄膜发光器件，并对器件进行了XPS、发光照片、光谱、I-V曲线、色温色坐标和AFM的测试。XPS结果表明，制备所得器件满足预期的结构，但各层薄膜均存在少量的碳污染。随着添加ZnO结构层数的增加，高分辨率发光照片中发光亮点数量上升，整个发光点亮度增加，流过发光点的载流子数量随之增高，引起I-V曲线整体向低电压方向移动。发光光谱测试结果表明，器件发光亮度随着ZnO层数的增加而上升，且光谱曲线基本一致，这说明发光亮度的增加是由于导电通道数量的增加导致的，ZnO纳米晶粒层数的变化并没有改变器件的发光原理，AFM表面形貌结果也印证了这一说法。同时，添加ZnO薄膜层降低了器件的色温和色差。因此，HfOx和ZnO交替的多层结构提升了基于HfOx薄膜器件的发光性能，这是因为，ZnO纳米晶粒的增多，破坏了HfOx薄膜发光层的稳定性，导致导电通道更易形成，载流子流过导电通道形成了更优异的发光。 论文同时对HfOx薄膜发光阵列进行了研究。研究内容分为发光点阵列的制备和驱动电路的设计。前者通过器件的制备来实现，将发光点位置阵列分布并制备了对应每个发光点的引出电极；后者通过电路设计控制每个引出电极的施加电压来实现对每个发光点的单独控制，并实现了不同图案的显示。

Keyword ：

多层结构 发光器件 发光特性 阵列驱动 制备工艺

Cite：

Copy from the list or Export to your reference management。

Abstract ：

半导体制造工艺的精进造就了超大规模集成电路行业的飞速发展。更高的数据处理速度以及数据传输速率无疑成为各类电子器件的共同诉求。目前数据转换器（ADC或DAC）正朝着高速、高精度、低功耗、高集成度的方向不断推进，以满足包括医疗电子、气象雷达、航空航天、消费电子等众多领域的应用需求。然而，真正限制数据转换技术发展的瓶颈却是器件互连带来的PCB布线困难、线间串扰严重、封装成本高以及功耗大等问题。传统CMOS、LVDS并行接口管脚数目庞大，正是造成问题的根源所在。于是JESD204B标准应运而生，它是专为数据转换器与数据处理器（FPGA或ASIC）之间高速数据传输制定的统一标准，能够支持多通道多链路同步数据传输。本文基于JESD204B标准，为双通道14位250MSPS的ADC设计了高速SerDes发送端接口电路，达到最高串行传输速率为5Gbps。 文中深入解读JESD204B标准协议，并设计了发送端接口电路的系统结构。这是一个典型的数模混合系统，包括数字电路部分和模拟电路部分。其中数字部分，在接口中传输层、协议层、物理层包含的主要功能模块有帧打包、扰码、字节替换、内部控制状态机、8B/10B编码等。本文对所有数字子模块进行了详细的Verilog代码以及数据结构设计，并通过Modelsim-Altera进行了仿真验证。此外，为了验证发送端接口设计的正确性，本文利用JESD204B IP核搭建了两个收发系统级的验证平台，分别名为TX_DESIGN_RX_IP和TX_IP_RX_IP。而且，还搭建了基于Altera arria V GT FPGA开发板的模拟芯片测试平台，为芯片流片返回的测试工作做好准备。 文中还为控制/状态寄存器（CSR）的访问设计了串行外围接口SPI，用户仅需要三个I/O端口就可以实现对SerDes接口电路进行JESD204B参数配置。另外，论文最后提出了传统自偏置电荷泵锁相环的优化设计——带自适应快速锁定的三阶自偏置锁相环。该锁相环为发送端接口电路的串化器提供了2.5GHz的高频时钟，实现了低抖动的良好性能，并能在较宽输入频率范围内达到较短且几乎相等的上电锁定延时。

Keyword ：

JESD204B SerDes接口 串行外围接口 自偏置锁相环 自适应快速锁定

Cite：

Copy from the list or Export to your reference management。

Abstract ：

多孔硅电子源是一种基于弹道电子发射的内场致冷阴极电子源，具有制备工艺简单、与硅基工艺兼容、工作电压低、发射电子散射度小、气氛下稳定发射等诸多优点，因而在平板显示、新型图像传感器、半导体制造、金属膜沉积等众多领域有潜在的应用前景。多孔硅层的结构及其氧化特性都会直接影响到多孔硅电子源的发射特性，采用合适的腐蚀参数及后处理技术可有效的改善多孔硅电子源的电子发射特性。 基于纳米多孔硅的弹道电子发射源的基本结构为顶电极/多孔硅/硅基底/底电极，当对其施加器件电压时，由硅基底注入的电子能够逐级隧穿纳米晶硅层并逸出Au顶电极形成电子发射。多孔硅内部存在大量的纳米线和纳米点，它们的分布直接影响多孔硅内部电场的分布，从而对电子源的电子发射特性产生影响。首先，对多孔硅结构研究发现：（1）腐蚀电流密度越大，生成的多孔硅层孔隙率越高，通过调节大小电流的腐蚀顺序，生成孔隙率分布不同的多孔硅层。高孔隙率层晶粒分布稀疏，具有较高的电阻率，更适合位于底部；低孔隙率层具有高的热导率和电导率，更适合位于顶部。故在选取脉冲腐蚀参数时，应遵从先小电流腐蚀再大电流腐蚀的原则。（2）固定脉冲腐蚀波形为先小电流腐蚀再大电流腐蚀，研究腐蚀量Q分别为90 mA·min，60 mA·min及30 mA·min的多孔硅电子源的形貌及发射特性，发现随着Q的减小多孔硅层逐渐变薄，Q为60 mA·min的多孔硅电子源发射特性最好。（3）研究高低电流腐蚀时间比分别为2:3、1:3和1:5的多孔硅电子源的发射特性，固定腐蚀量Q为 60 mA·min，电化学氧化(Electrochemical Oxidation, ECO)参数为30 V 17 min，结果表明高低电流腐蚀时间比为2:3的多孔硅电子源发射特性最好，最大发射电流密度达到105.49 μA/cm2。 其次，研究氧化参数和氧化方式对多孔硅电子源的影响。ECO参数为30 V，17 min时，腐蚀时间高低电流腐蚀时间比为1:3和 1:5的电子源最大发射电流密度分别为5.36 μA/cm2和3.15 μA/cm2，调整氧化参数后，最大发射电流密度提高到57.82 μA/cm2和56.63 μA/cm2。为研究不同氧化方式对氧分布及发射特性的影响，采用恒流ECO、恒压ECO、恒流-恒压ECO和RTO方式制备了四种不同的多孔硅电子源，从微观结构和发射特性两方面研究比较了这四种氧化工艺制备的多孔硅电子源的特性。实验结果表明，四种氧化方式制备的多孔硅电子源，O的分布均自上向下递减，恒流-恒压ECO制备的电子源，O在多孔硅层内的分布更均匀，氧化程度也更高，电子发射效率是四种氧化方式中最高的，为2.76‰。恒压ECO的电子源可获得较大发射电流密度：11.9 μA/cm2，恒流ECO的电子源发射性能较差。从总体性能来看，恒压和恒流-恒压ECO制备的电子源性能均优于RTO制备的电子源。 最后研究阴极还原对多孔硅电子源发射特性的影响。实验比较了90 mA·min的恒流腐蚀和脉冲腐蚀阴极还原处理前后的电子发射特性。结果表明，阴极还原处理前恒流腐蚀和脉冲腐蚀制备的多孔硅电子源的最大发射电流密度为11.90 μA/cm2和2.91 μA/cm2，最大发射效率均为1.30‰。阴极还原处理后它们的最大发射电流密度为61.90 μA/cm2和21.54 μA/cm2，最大发射效率均为12.10‰和19.22‰。

Keyword ：

电化学氧化 电子发射特性 多孔硅 孔隙率 阴极还原处理

Cite：

Copy from the list or Export to your reference management。